一文读懂DC/AC SCAN探测技术

SCAN技术，也就是ATPG技术--探测std-logic，紧要实现工具是：萌生ATPG使用Mentor的TestKompress和synopsysTetraMAX；插入scanchain紧要使用synopsys的DFTcompiler通常，我们所说的DCSCAN就是normalscantest即慢速探测，探测频率是10M-30M，ACSCAN也就是at-speedscan即实速探测，探测频率与芯片真切工作频率是相同的。

本文将会依据DC/ACSCAN的概念展开描述，并将他们进行差别比较，让你更加全面的知道DC/ACSCAN探测技术。

SCAN技术，也就是ATPG技术--探测std-logic，紧要实现工具是：萌生ATPG使用Mentor的TestKompress和synopsysTetraMAX；插入scanchain紧要使用synopsys的DFTcompiler通常，我们所说的DCSCAN就是normalscantest即慢速探测，探测频率是10M-30M，ACSCAN也就是at-speedscan即实速探测，探测频率与芯片真切工作频率是相同的。

70年代到1995年这段时间里，由于芯片的工作频率很低惟有20-100M，scan探测惟有DCSCAN，我们就能捕捉到所有std-logic的制造缺陷。但是1995年以后，探测科学家和工程师发现通过DCSCAN探测没有缺陷的芯片在高工作频率下使用会有问题。其根本原由是随着制造工艺向深亚微米迈进，芯片的工作频率也提高到200M-1G，原来的SCAN探测办法和模型不再能捕捉到所有的std-logic的制造缺陷。大家的一致想法就是-奔跑吧，SCAN，把SCAN的频率新增到与芯片的真切工作频率一致，同时使用新的TransiTIonatpgmodel来萌生探测pattern.

下面我们解析DCSCAN与ACSCAN的异同

今朝的工业量产的高速芯片都会要求能做DCSCAN探测和ACSCAN探测，所以DFT工程师也要同时插入两种探测电路，萌生两套探测patterns。

详尽实现流程如下

1读入没有插入scan的网表

2使用Designcompiler插入scanchain和OCC（onchipclocking）模块，同时插入mux，fixDRC

3使用Testcompress实现EDT压缩scanchain

4使用Testcompress萌生探测DC/ACpattern，同时萌生探测验证的Testbench

5验证DC/ACpatterns的正确性和电路的正确性

声明： 本站所发布文章部分图片和内容自于互联网，如有侵权请联系删除