秘籍!嵌入式系统电源设计决巧，搞定电压转换!

高效能的嵌入式系统电源电路设计一般比较复杂，设计人员在设计神奇的多重电压级时需满足精准的电压、电流、纹波、噪声滤波、同步化、软启动和电源分隔等要求。本文依据硬件设计大侠在一些嵌入式系统电源电路设计技巧，整理出嵌入式系统电源设计秘籍，9大电压转换诀窍!奉献给EEpW网友们，在嵌入式电源电路的设计中好好把握，也让大家节省设计所需的珍贵时间。

1.高瞻远瞩，需细思量：FpGA系统，DSp系统，包括今朝风头正劲的ARM为主的32位微解决器嵌入式系统都是多电源低电压供电。此外，关于采用电池供电的便携式嵌入式系统的电源来说，还要有电源管理的考虑。

嵌入式系统电源设计的好坏笔直决定了系统设计的成败。出现电源设计问题的原由一方面是由于设计者硬件设计相关经验不足;另一方面是集成稳压芯片品种繁多、手册说明不规范，特别是有些厂商LDO,以及DC-DC转换器的说明使用，让人似懂非懂。

2.知己知彼，掌握秘籍：

嵌入式系统电源一般有这么几种类型的电源引脚：用于向内核供电，一般为3.3V，1.8V;分别给pLL、振荡器、复位电路，包括ADC部分供电，一般为3.3V，2.5V，2.0V，1.8V，1.5V，1.2V等;分别用于给外设I/O口线、USB收发器以及外部总线接口I/O口线供电，一般为3.3V，2.5V,1.8V等。系统的键盘、显示电路的供电电压要+5V电源。通过对整个控制系统的控制要求和性能进行分解，一般系统的负载电流约莫为3A以上，一般的系统要使用至少3组以上的电源供电。

随着尺寸的减小，晶体管击穿电压变得更低，最终，当击穿电压低于电源电压时，就要求减小电源电压。因此，随着速度的提高和复杂程度的上升，关于高密度器件而言，不可戒备的后果就是电源电压将从5V降至3.3V，甚至1.8V，1.2V等。

因此，作为系统电源设计人员，面对着连接5V和3.3V，1.8V等电压转换的的任务。这个任务不仅包括逻辑电平转换，同时还包括为3.3V系统供电、转换模拟信号使之跨过1.2V/1.8V/3.3V/5V的障碍。

秘籍：看懂下面的图1，神马多嵌入式电源电压转换就是浮云!

图1：不同电压电平转换的阀值

图1显示了不同电源电压和器件技术的阈值电平。为了成功连接两个器件，非得符合以下要求：

①.驱动器的VOH非得高于接收器的VIH。

②.驱动器的VOL非得低于接收器的VIL。

③.驱动器的输出电压不得超过接收器的I/O电压容差。

3.九大诀窍，分而治之：

①5V至3.3V转换完全可以用LDO稳压器处理

倘若电路负载电流不大对效率无要求的设计，可以使用简单稳定的线性稳压器。倘若电流需求较高的话，可能就要开关稳压器处理办法。对成本敏感的使用，也可能要简单的分立式二极管稳压器。图2：几种电源性能比较

标准三端线性稳压器的压差通常是2.0-3.0V。要把5V可靠地转换为3.3V，压差为几百个毫伏的低压降(LowDropout，LDO)稳压器，是此类使用的理想选择。LDO内部由四个紧要部分组成：1.导通晶体管2.带隙参考源3.运算放大器4.反馈电阻分压器。

诀窍：在选择LDO时，紧要的是要知道要怎么样区分各种LDO。器件的静态电流、封装大小和型号是紧要的器件参数。依据详尽使用来确定各种参数，将会得到最优的设计。如下图采用LM1117-3.3V(AMS1117)供电

图3：低压差LDO的5V到3.3V的典型运用

声明： 本站所发布文章部分图片和内容自于互联网，如有侵权请联系删除